集成電路設計論文精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路設計論文主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路設計論文范文

（1）盡量遠離大型礦山，軍事工程等配套設施，以減少輸電線路建設的風險對當地經濟和環境，同時避免不良地質區，并盡量選擇靠近國道，省級的位置選擇在該路徑不僅可以改善交通的運行，也方便了項目的建設。

（2）對應設置傳輸線，傳輸線的設計應該設置成為具有高度對應項，使電廠按照詳細規劃和變電站的設計相一致的特定方案，限制區域要使用相同的塔架設回直立設施。

（3）要選擇合適的導線長度。兩個分站之間的線路長度是盡可能短，以避免電力功率的損耗。并且選擇材料上要注意材料本身的電阻值、密度、延展性等問題，避免由于導線材料選擇不當造成導線自重過大造成危險，也應該避免相應電阻值過大的導線材料造成導線發熱出現火災。

（4）根據高差和間距設置，以避免電線塔間距輸電線路選線過大，由于地面沉降，如過度的風偏的現象最終造成導線垂低等不良后果。

2輸電線路工程設計與施工的管理和控制要點

根據所處環境的不同，輸電線路的施工非常容易受到各種外界因素的影響和破壞，因而，發生事故的概率很大。另外，導線在外的特點要求導線與地面、建筑物等設施之間要有一定的安全距離，因此造成輸電線路占地空間和線路廊道的增大，從而對土地的利用情況產生影響。下面，本文從幾個方面介紹輸電線路工程設計與施工過程中的管理和控制要點：

2.1輸電線路導線的選擇

傳輸線導體的主要作用是傳導電流，傳送功率，這是該部分的主要部分。電源線被設置在所述塔，不僅需要承受導線本身的重量，而且還由雪，雨，陽光和溫度的影響，并因此，電線線路的選擇設置應該選用機械強度高電氣性能更好。許多類型的傳輸線導體，該ACSR最廣泛的應用，主要是由于該ACSR通常是由多股鋁導線絞合的形成引起的，是最好的導體的電流傳輸，鋼絲的內部繩股，使強度提高該行也起到了非常重要的作用。在電力輸送網格系統中，電壓電平越高，傳輸容量，也能對外部環境的影響更加敏感。為了提高電力傳輸的質量和降低高頻通訊以及所選擇的電暈絲的干擾是非常重要的。在正常情況下，使用為確保引線組成的兩個或更多個高壓輸電線路，并根據傳輸容量、電流強度、供電密度、發熱的情況下、損失的最大金額去共同決定導線的橫截面的選擇電力和其他條件。有關符合導線質量扭曲的機械張力，以滿足密封性要求和均勻性的金屬絲的表面內的規定的購買請求應光滑，腐蝕斑點的條件和包含物不可以存在。

2.2輸電線路路徑的設計

1）圖上選線

圖上選線主要是指通過收集到的輸電線路周圍區域的航測圖、地形圖等信息，根據以往的經驗，標識出其中的起點、終點和其他必經的地點等位置，然后參考水文地質、民航、交通氣象等相關資料，使線路路徑的選擇盡可能的避開較大的設施和其他影響區域，另外，考慮到不同地區的交通條件，要根據路徑最短的原則，規劃多個可實施方案，然后將這些方案進行經濟和技術上的對比，進而選擇一個最優的線路路徑方案。

2）現場選線

這一步驟的任務是將圖紙路線落實到實際現場中，并進行實地踏勘。該階段要求工作人員具有較強的毅力和耐性，因為一個線路可能需要進行多次的走訪和勘察才能最終確定。輸電線路的選擇要盡可能的避開地質不良區域、果木林園、森林等地帶，同時還要檢查已經存在的線路的覆冰情況，避免線路經過嚴重覆冰的區域。最后，要對交通運輸的便利性進行充分考慮，以方便線路工程的施工和維護。

2.3輸電線路桿塔的設計施工

傳輸線塔是用來支持導線的設備，使之能不管在什么樣的天氣條件下，都能夠滿足的安全要求并確保電磁場的電絕緣性。傳輸線塔支撐結構，因此，塔架構造周期，運輸時間和成本，以及建設成本等占有相當大的部分。因此，要加強選擇和塔的施工隊伍設計的重點。著重注意設計的塔結構，成本，尺寸，等等。根據情況的內容。線路初步設計時，應嚴格按照該設計過程中的成本估算的有關規定，利用塔模型盡可能之前已經實施的，如果你需要使用新塔將不得不反復研究，計算和科學實驗，從而避免不必要的損失。

2.4輸電線路的其他內容

首先，在輸電線路工程設計過程中，我們應遵循實事求是的原則。例如，輸電線的選擇方面，線應及時更新有關的技術;在施工設備上線的選擇，盡量使用節能，高科技材料的;在設計方面行路，他們必須利用已經成熟的手段。要加強重點輸電線路路徑優化程度，不斷學習新的技能，并使用這些技能輸電線路的設計和施工服務。其次，根據輸電線路的建設，要運用經濟和先進的開挖基坑與人工挖孔樁基礎技術，可有效降低混凝土的用量，節約工程投資，減少開挖方量，減少水和土壤，破壞周圍的塔的基底部的植被。此外，使用根據實際情況作適當的施工方法施工人員的要求，提高輸電線路基礎工程的質量。最后，整個設計和建造輸電線路工程，加強對相關環節的管理。設計與施工輸電線路工程的重要組成部分，施工人員加強管理，包括工作人員和工程材料的管理，防止廢棄物胡亂丟棄現象的發生，而且還可以防止員工松弛狀況出現。

3結束語

第2篇：集成電路設計論文范文

關鍵詞:專用集成電路設計;創新;教學;探討

中圖分類號:G424文獻標識碼:A文章編號:1009-3044(2010)04-0920-02

Discussing about How to Teach the "Design of Application-Specific Integrated Circuit" Course

WU Yu-hua

(Beijing Electronic Science and Technology Institute, Beijing 100070, China)

Abstract: "Design of Application-Specific Integrated Circuit" is an important specialty course. In this paper, we will discuss the teaching technique about this course of non-micro-electronics specialty. Combining the teaching practice, several teaching experiences about "Design of Application-Specific Integrated Circuit" course are summarized.

Key words: design of application-specific integrated circuit; innovate; teaching; discuss

《專用集成電路設計》是電氣信息類專業開設的一門比較重要的專業課。為了培養寬口徑、基礎扎實的集成電路設計人才,滿足IC行業對人才的大量需求,無論是在微電子專業,還是在相關的其他電氣信息類專業,不少重點高等院校都已經開設了本門課程。在學生已經掌握了模擬電子技術、數字電子技術和一定的晶體管原理知識的基礎上,通過學習《專用集成電路設計》課,進行ASIC設計理論的學習和實踐的強化,進一步掌握集成電路和電路系統的設計知識,提高集成電路設計能力,增長集成電路設計經驗;通過理論教學和實踐教學,來加強電氣信息類專業學生的電路設計基礎、版圖設計基礎以及集成電路設計各環節的驗證知識等,培養學生在集成電路設計方面的研究興趣,為后續課程的學習和進一步的深造打好基礎。

由于專業建設和人才培養的需要,北京電子科技學院同樣開設了《專用集成電路設計》的專業選修課,授課對象是電子信息工程專業的本科生,由于非微電子的專業背景原因,他們并不具備足夠的半導體物理、晶體管原理等知識,因此在本課程的教學過程中,必然要針對具體對象,調整教學內容,創新教學思路,加強教學研究,找到一種適合于非微電子專業本科生的教學思想和教學方法。通過教學實踐,學生對于課程組在這一課程中的創新、探索和具體的教學方法比較認可。這里把我們在《專用集成電路設計》課教學實踐中的初步探索做一些總結,希望與大家分享。

1 結合實際合理設置授課內容,以學生能夠接受為目標

電子信息工程專業的學生在學習《專用集成電路設計》課程之前,已經系統地學習了《電路分析》、《模擬電子技術》、《數字電子技術》、《EDA技術》等有關電子技術和電路系統的課程,對于電路系統的設計已經有了一定的理解,并進行過比較系統的動手實踐訓練,為進一步學習《專用集成電路設計》課程打下了比較堅實的知識基礎和實踐基礎。但是由于專業背景的原因,該專業不太可能只是為了《專用集成電路設計》課而專門開設《半導體物理》、《晶體管原理》等這些在微電子專業才有的課程,因此,與微電子專業相比,電子信息工程專業的本科生欠缺有關晶體管原理和半導體工藝等方面的必要知識。在設置授課內容時,必然要考慮到這一點,總的原則應當是以學生能夠接受、但又不應該過于輕松接受為目標,而且要盡量避免與《EDA技術》等課程的知識重復。

根據我們的課程內容設置原則,將《專用集成電路設計》課的講授內容分為以下幾章:第一章:ASIC設計概述;第二章:CMOS邏輯;第三章:ASIC庫設計;第四章:ASIC的前端設計;第五章:ASIC的后端設計;第六章:可測性設計技術;第七章:SOC設計技術簡介。在各章的講授中,占用課時較多的分別是第二章、第三章和第五章。在講授時強調培養學生的系統設計能力,使學生對專用集成電路的設計、制造、測試等一整套流程有一般性、整體性的了解,建立專用集成電路的基本概念和方法,了解IC領域的最新發展趨勢,激發學生潛在的對集成電路前、后端設計的興趣。為了配合理論教學,提升教學效果,還設置了合適的實驗教學內容。

2 注重實驗教學效果,以培養動手實踐能力為目標

集成電路設計類課程除了理論教學以外,實驗教學尤為重要,因為這類課程對學生的訓練重點正是在于動手實驗,提前接觸到未來在進一步的研究和工作中可能會應用到的一些軟件工具、設計流程以及設計技巧等,這樣才能促進學生理論與實踐相結合,真正幫助學生掌握ASIC設計技術。因此本課程要更加注重實驗教學效果,著力培養學生的動手實踐能力,進而使學生能夠更加準確、具體和形象地掌握在課堂上學到的理論知識。根據這一原則,經過試用修訂,我們專門編印了《專用集成電路設計實驗指導書》,根據大綱的變化,使用工具版本的提高,目前已經編印了2007版和2009版的實驗指導書,共設計了五個實驗,具體是:實驗一:IC設計工具的使用;實驗二:單元電路的前端設計;實驗三:標準單元的版圖繪制與驗證;實驗四:四位加法器和減法器ASIC的設計;實驗五:計數器ASIC的設計。每個實驗3學時,其中實驗二、實驗四和實驗五為綜合性、設計性實驗。

選用一種合適的集成電路設計工具是順利進行實踐教學的關鍵。我們選用了美國Tanner Research公司開發的一種優秀集成電路設計工具――Tanner Tools Pro,它雖然在功能上不如Cadence、Synopsys等大型工具強大,但它的最大優點是成本低,可以在PC機上使用,而且圖形處理速度快,編輯功能強,便于學習,使用方便,特別適用于高校進行相關的教學和科研工作。Tanner Pro工具在美國和臺灣的很多大學中早已被廣泛應用,臺灣不少IC設計企業也在使用Tanner Pro工具。該工具較新版本為Tanner Tools Pro 13.0,主要包含了S-EDIT(原理圖編輯)、L-EDIT(版圖編輯)、T-SPICE(電路仿真)、W-EDIT(波形觀察)和LVS(版圖與原理圖比對)等幾個功能不同的子工具,滿足了集成電路設計從前端到后端、設計驗證的一系列過程的需要,完全可以適用于《專用集成電路設計》課程的實踐教學。通過我們在課程實驗、畢業設計等實踐教學環節的使用,發現學生對這個工具上手快、掌握熟,對于以后使用其他的IC設計工具也有一定的幫助,而且培養了他們將來涉足IC設計領域的興趣和信心。圖1是學生在實踐教學中得到的一個版圖設計結果。

3 適當講授最新技術進展,以讓學生跟上行業發展腳步為目標

我們都知道,集成電路設計技術、制造工藝等的發展速度飛快,遵循著集成電路最小特征尺寸以每三年減小70%的速度下降、集成度每年翻一番和價格每兩年下降一半的著名的摩爾定律,集成電路的設計和制造技術發展日新月異。因此,在《專用集成電路設計》的教學過程中,必須要根據教學大綱的要求,在系統講授已經設置好的教學內容的前提下,結合具體授課內容,適當講授最新技術進展,以期讓學生跟上集成電路設計行業發展的腳步,并不斷將這些新技術、新進展、新方法、新工具、新工藝融入到授課內容中,做到授課內容常講常新。其實這除了讓學生可以接受到最新的知識和了解到該領域最新進展之外,同時也是一個教學相長的過程,對于教師的教學和相關科研也是一種無形的促進,可以督促教師不斷地跟蹤與IC設計、制造相關的最新研究成果,并進行精心的組織,將這些成果有機融入到課程教學中,做到授課內容的不斷更新,而且這樣也才能夠避免一份講稿多年重復使用,保證教師在教學中的激情,增強教學效果。

在這里僅僅舉一個具體例子。在一次講授到集成電路工藝的內容時,作者為同學們講授了不斷發展的集成電路工藝水平,以及所遇到的工藝發展瓶頸對于摩爾定律的挑戰,還具體講到了Intel公司新推出的0.45nm工藝的CPU,它采用了大大不同于以往的工藝方法,這次工藝變革可以稱得上是“拯救摩爾定律”的一大技術進展。本次課后,不少同學紛紛通過互聯網等來查閱這一最新工藝的具體情形,表現出了濃厚的學習興趣。

4 創新課程考查方式,以激發學生進一步的研究興趣為目標

一門課程的考查方式如何,對于這門課程能不能按照教師的預想,達到既定的最終教學目的,有著比較重要的作用。傳統的一張試卷去“考”出學生學習效果的方式雖然比較簡單省事,但卻過于單調,雖然從某種程度上能夠考查出學生對這門課程知識的掌握程度,但是對于激發學生在學完這門課程之后,對本學科、本領域進行進一步研究的興趣卻作用不大。由于自從接受學校教育以來經歷了無數次的考試,不少學生厭煩考試的情緒比較嚴重,恨不得考完后把教材、作業、筆記等都馬上丟棄,這是現實存在的、我們必須得承認的事實。從某種意義上說,通過考試來考查學生的學習,有時對最終教學目標的實現會起到一定的反作用。而且單純考試的方式也很難發現學生對于這門課、這個領域、這個行業的獨特想法和創新思路。

作者在《專用集成電路設計》教學過程中,結合課程的專業特點,積極探索并實踐了采用提交論文和現場答辯相結合的課程考查方式,即在課程講授到二分之一左右時,布置給學生論文題目,對于論文的范圍、參考文獻的篇數、論文的格式和字數等做出明確而具體的規范,要求學生在最后一次課之前提交自己的論文,做好答辯ppt,并利用專門的時間集中進行答辯,每位學生對自己準備的論文,進行5分鐘左右的講解,并接受教師和其他學生的提問。通過創新課程考查方式,提交論文和現場答辯相結合,讓學生在準備論文和答辯材料的過程中對專用集成電路設計的有關內容和工藝、方法等有了更加深刻的理解,并有了一個系統的知識梳理過程,現場答辯的方式也更能夠展現學生對于集成電路設計的一些獨特的思路和創新性的理解,學生在經歷這一過程時,也促使自己積極思考,主動研究,努力去探索和集成電路、微電子學有關的一些研究方法和最新進展,激發自己在完成本門課程的學習后、甚至是大學畢業后進行進一步研究的興趣和信心;另外還在這個過程中提升了學生的論文寫作能力、科學研究能力。

5 結束語

《專用集成電路設計》課(或者其他名稱的類似課程)在不少設有微電子學專業的重點大學中開設較為普遍,但在沒有微電子學專業的高校特別是非重點高校中開設并不多,對于該課程教學實踐中的一些具體的方法研究和探討需要更加深入。作者在教學實踐中,緊密圍繞本校、本專業的培養目標,以授課對象為主體,遵循課程的教學規律和科學研究規律,選擇合適的授課內容和教學方法,并且不斷地對此進行探索和研究,收到了初步的教學效果。當然,教學創新永無止境,教學方法的研究和探討不能止步,作為一名年輕教師,在今后的教學實踐中,作者將在加強學習以及與同行交流的前提下,進一步拓寬和創新教學思路,探索和完善教學模式,研究和更新教學內容,學習和探討教學技巧,敢于創新,善于創新,真正做到教好書,育好人。

參考文獻:

[1] Michael John Sebastian Smith.專用集成電路[M].虞惠華,等,譯.北京:電子工業出版社,2004.

[2] 路而紅.專用集成電路設計與電子設計自動化[M].北京:清華大學出版社,2004.

[3] 廖裕評,陸瑞強.集成電路設計與布局實戰指導[M].北京:科學出版社,2004.

第3篇：集成電路設計論文范文

一、《電路基礎》課程教學的兩種基本取向

在職業教育教學實踐中，電路基礎課程教學現有兩種基本的取向。其一，傳遞取向。傳遞取向是通過傳遞知識發展學生智能的過程。在課堂教學中，教師主要的任務是傳授知識，學生主要的任務是接受并主動地內化知識，用知識的多少來反映學生的學習能力和發展水平，好的教學效果意味著比較有效的知識傳遞。其二，實踐取向。實踐取向認為教學應該是不斷增長學生實踐能力和社會化的過程。課堂教學中，教師不是直接向學生授受知識，而是通過創造學習情境，使學生在自主探究、合作與交流的過程中，通過知識的建構和意義的賦予，理解知識的意義，獲得解決問題的能力。

無論是傳遞取向還是實踐取向的教學，知識都是教學的基本內容。但是，怎樣進行知識教學？知識教學的意義和目的何在？兩種取向的教學遵循著不同的理念和實踐。傳遞取向的教學認為知識是可以傳遞的，并認為知識是教學的起點也是終點，是學生學習和理解的對象。傳授知識的主要方法是講授，學生掌握知識的主要方法是記憶和練習。無論是“精講精練”還是“變式練習”，改進教學方法的目的都是為了更有效的傳遞和掌握知識。傳遞取向教學認為知識教學的意義在于通過知識的傳遞和掌握，促使學生的計算能力、推理能力、邏輯思維能力等心智技能得到發展和提升。實踐取向認為教學應立足于知識的建構和意義的賦予；教與學的起點不應是書本上的知識，而是來自于實際生產生活的，對學生來說沒有現成的程序步驟可以解決的問題。問題解決的過程才是教學的重點，是學生建構知識和理解知識意義的過程。學生在問題解決過程中，不斷建構知識并運用知識解決實際電路問題。

從筆者多年《電路基礎》課程教學實踐經驗出發，更加傾向于實踐取向的電路課程教學。《電路基礎》課程是高職理工科類專業的一門專業基礎課程，其教學目標是為專業課學習和學生的發展做好基礎知識和基本技能、素養的準備，需要的是學生能利用知識解決實際電路問題的能力。如果學生單憑記憶記住了知識，而沒有理解，那么這樣的知識對于學生的發展來說仍然是沒有意義的。既不能用來解決問題，也不能帶來理智上的進步。實踐取向教學以問題解決過程來促進學生對知識的理解和運用，顯然，對于電路基礎課程教學目標的達成更加有效。

二、實踐取向的《電路基礎》課程問題解決教學及其設計

1.確定實踐性教學目標

確定實踐性教學目標是實踐取向教學設計的重要環節。面對學習主題，教師首先要明確“什么是值得學生理解和掌握的”，才能對癥設計出更有價值的學習活動；學生只有明確“需要理解和學會什么”才不會對問題所帶來的豐富的學習活動感到無所適從。實踐性目標主要不是用于描述學生的學習結果，而是用來描述學生在特定的問題解決活動過程中的行為表現，旨在引導學生“經歷”、“體驗”和“探索”，獲得豐富的解決電路問題的經驗。例如，在“疊加原理”教學中，實踐性教學目標可以包含：解釋“生活中的疊加”、“數學中的疊加”原理，假設出“可能在電路中適用的疊加方法”；根據假設，確定實驗方案，通過實踐探索問題的答案；通過數據分析推演出結果的合理性；描述和總結問題解決過程，理解電路中的疊加原理，拓展和建構知識。可以說，實踐性目標本質上是一種過程性目標、表現性目標。作為一種過程性目標，實踐性目標是隨著教學過程的展開而自然生成的，是教學情境的產物和問題解決的結果；作為一種表現性目標，實踐性目標應關注學生在教學情境中所產生的個性化表現，學生處理問題的能力。在一個真實的實踐任務中，理解和建構活動一般經歷直觀性理解、經驗性理解、模型化理解、具體化理解等相互關聯的階段。另外，在確定實踐性目標時，還應關注《電路基礎》課程的內容、思想方法和特殊的表達形式。

2.選擇生成性問題

在實踐取向的教學中，學生的理解通常產生于問題，但問題是否具有生成性對于維持并發展學生的興趣和理解十分重要。所謂生成性問題是指能夠引導學生的理解持續深入地發展，促進學生的認知水平從低層次向高層次的躍遷的問題。如“家里燈泡突然不亮了”這樣一個實際問題，可以生成“歐姆定律”相關的一系列問題。由生成性問題產生的新問題可以是同一主題下維度上的拓展，也可以是不同主題間形式上的類比。生成性問題應包含豐富的知識內容和技能，能夠為學生的理解提供概念框架，使學生從中學到的不僅是當前情境的體驗和理解，還能學到適應環境、處理和思考問題的方法。基于實踐任務的生成性問題的選擇應基于問題的真實性，應具有動手操作和思維活動二重性，應符合學生的認知發展水平。值得注意的是，一個有價值的生成性問題要能引導學生逐步深入理解電路基礎課程中的一些核心原理、基本概念、重要的思想方法等等。因此，在電路基礎課程教學中要思考哪些內容和知識點是需要學生深入理解并掌握的。

3.設計實踐性活動

設計實踐性活動的目標在于將問題或任務轉變為可以操作的活動，幫助學生自然地理解和建構知識。在電路基礎課程教學的實踐活動中一般包括實物操作、虛擬仿真實驗、形式化運演等幾種類型。實物操作和虛擬仿真實驗具有一定的直觀性，可以為學生的理解提供豐富的“感覺映像”。形式化運演借助于抽象、類比、歸納、聯想等手段理解建構知識。其中形式化運演是理解和應用的高級階段。實踐取向的教學通過創設具體的、可操作的理解性活動，使置身于其中的學生相互影響、自覺地思維與行動。值得提出的是，首先，實踐取向的教學不是以某種認知標準來表征學生學習客觀知識或事實的過程，而是以基于學生個體實踐活動的意圖、行動和反思的互動。因此，實踐性活動的主題指向應是在真實任務中參與認知活動的個人。其次，設計的實踐性活動應滿足學生學習方式多樣化的需要。設計的實踐性活動應考慮到學生在理解和認知上的個性差異，允許學生選擇符合自己認知方式和發展水平的參與方式，以最大限度地促進所有學生在原有認知水平上的提高。再次，設計實踐性活動時還應建構以學習者共同體、概念學習交流和知識建構共同體為特征的互動學習的平臺。

第4篇：集成電路設計論文范文

論文關鍵詞：集成電路，特點，問題，趨勢，建議

引言

集成電路是工業化國家的重要基礎工業之一，是當代信息技術產業的核心部件，它是工業現代化裝備水平和航空航天技術的重要制約因素，由于它的價格高低直接影響了電子工業產成品的價格，是電子工業是否具有競爭力關鍵因素之一。高端核心器件是國家安全和科學研究水平的基礎，日美歐等國均把集成電路業定義為戰略產業。據臺灣的“科學委員會”稱未來十年是芯片技術發展的關鍵時期。韓國政府也表示擬投資600億韓元于2015年時打造韓國的集成電路產業。

集成電路主要應用在計算機、通信、汽車電子、消費電子等與國民日常消費相關領域因此集成電路與全球GDP增長聯系緊密，全球集成電路消費在2009年受金融危機的影響下跌9%的情況下2010由于經濟形勢樂觀后根據半導體行業協會預計今年集成電路銷售額將同比增長33%。

一、我國集成電路業發展情況和特點

有數據統計2009年中國集成電路市場規模為5676億元占全球市場44%，集成電路消費除2008、2009年受金融危機影響外逐年遞增，中國已成為世界上第一大集成電路消費國，但國內集成電路產量僅1040億元，絕大部分為產業鏈低端的消費類芯片，技術落后發達國家2到3代左右，大量高端芯片和技術被美日韓以及歐洲國家壟斷。

我國集成電路產業占GDP的比例逐年加大從2004年的0.59%到2008年的0.74%.年均增長遠遠超過國際上任何一個其他國家，是全球集成電路業的推動者，屬于一個快速發展的行業。從2000年到2007年我國集成電路產業銷售收入年均增長超過18%畢業論文提綱，增長率隨著經濟形勢有波動，由于金融危機的影響2008年同比2007年下降了0.4%，2009年又同比下降11%，其中集成電路設計業增速放緩實現銷售收入269.92億元同比上升14.8%，由于受金融危機影響，芯片制造業實現銷售收入341.05億元同比下降13.2%、封裝測試業實現銷售收入498.16億元同比下降19.5%。我國集成電路總體上企業總體規模小，有人統計過，所有設計企業總產值不如美國高通公司的1/2、所有待工企業產值不如臺積電、所有封測企業產值不如日月光。

在芯片設計方面，我國主流芯片設計采用130nm和180nm技術，65nm技術在我國逐漸開展起來，雖然國際上一些廠商已經開始應用40nm技術設計產品了，但由于65nm技術成熟，優良率高，將是未來幾年贏利的主流技術.設計公司數量不斷增長但規模都較小，屬于初始發展時期。芯片制造方面，2010國外許多廠商開始制造32nm的CPU但大規模采用的是65nm技術，而中國國產芯片中的龍芯還在采用130nm技術，中芯國際的65nm技術才開始量產，國產的自主知識產權還沒達到250技術。在封裝測試技術方面，這是我國集成電路企業的主要業務，也是我國的主要出口品，有數據顯示我國集成電路產業的50%以上的產值都由封裝產業創造，隨著技術的成熟，部分高端技術在國內逐步開始開展，但有已經開始下降的趨勢雜志網。在電子信息材料業方面，下一代晶圓標準是450mm，有資料顯示將于2012年試制，現在國際主流晶圓尺寸是300mm，而我國正在由200mm到300mm過渡。在GaAs單晶、InP單晶、光電子材料、磁性材料，壓電晶體材料、電子陶瓷材料等領域無論是在研發還是在生產均較大落后于國外，總體來說我國新型元件材料基本靠進口。在半導體設備制造業方面畢業論文提綱，有數據統計我國95%的設備是外國設備，而且二手設備占較大比例，重要的半導體設備幾乎都是國外設備，從全球范圍來講美日一直壟斷其生產和研發，臺灣最近也有有了較大發展，而我國半導體設備制造業發展較為緩慢。

我國規劃和建成了7個集成電路產業基地，產業集聚效應初步顯現出來，其中長江三角洲、京津的上海、杭州、無錫和北京等地區,是我國集成電路的主要積聚地，這些地區集中了我國近半數的集成電路企業和銷售額，其次是中南地區約占整個產業企業數和銷售額的三分之一，其中深圳基地的IC設計業居全國首位，制造企業也在近一部壯大，由于勞動力價格相對廉價，我國集成電路產業正向成都、西安的產業帶轉移。

二、我國集成電路業發展存在的問題剖析

首先，我國集成電路產業鏈還很薄弱，科研與生產還沒有很好的結合起來，應用十分有限，雖然新聞上時常宣傳中科院以及大專院校有一些成果，但尚未經過市場的運作和考驗。另外集成電路產品的缺乏應用途徑這就使得研究成果的產業化難以推廣和積累成長。

其次，我國集成電路產業尚處于幼年期，企業規模小，集中度低，資金缺乏，人才缺乏，市場占有率低，不能實現規模經濟效應，相比國外同類企業在各項資源的占有上差距較大。由于集成電路行業的風險大，換代快，這就造成了企業的融資困難，使得我國企業發展緩慢，有數據顯示我國集成電路產業有80%的投資都來自海外畢業論文提綱，企業的主要負責人大都是從臺灣引進的。

再次，我國集成電路產業相關配套工業落后，產業基礎薄弱。集成電路產業的上游集成電路設備制造的高端設備只有美日等幾家公司有能力制造，這就大大制約了我國集成電路工藝的發展速度，使我國的發展受制于人。

還有，我國集成電路產成品處于產品價值鏈的中、低端，難以提出自己的標準和架構，研發能力不足，缺少核心技術，處于低附加值、廉價產品的向國外技術模仿學習階段。有數據顯示我國集成電路使用中有80%都是從國外進口或設計的，國產20%僅為一些低端芯片，而由于產品相對廉價這當中的百分之七八十又用于出口。

三、我國集成電路發展趨勢

有數據顯示PC機市場是我國集成電路應用最大的市場，汽車電子、通信類設備、網絡多媒體終端將是我國集成電路未來增長最快應用領域. Memory、CPU、ASIC和計算機外圍器件將是最主要的幾大產品。國際集成電路產業的發展逐步走向成熟階段，集成電路制造正在向我國大規模轉移，造成我國集成電路產量上升，如Intel在2004年和2005年在成都投資4.5億元后，2007年又投資25億美元在大連投資建廠預計2010年投產。

另外我國代工產業增速逐漸放緩，增速從當初的20%降低到現在的6%-8%，低附加值產業逐漸減小。集成電路設計業占集成點設計業的比重不斷加大，2008、2009兩年在受到金融危機的影響下在其他專業大幅下降的情況下任然保持一個較高的增長率，而且最近幾年集成電路設計業都是增長最快的領域，說明我國的集成電路產業鏈日趨完善和合理，設計、制造、封裝測試三行業開始向“3：4：4”的國際通行比例不斷靠近。從發達國家的經驗來看都是以集成電路設計公司比重不斷加大，制造公司向不發達地區轉移作為集成電路產業走向成熟的標志。

我國集成電路產業逐漸向優勢企業集中,產業鏈不斷聯合重組，集中資源和擴大規模，增強競爭優勢和抗風險能力，主要核心企業銷售額所占全行業比重從2004年得32%到2008年的49%，體現我國集成電路企業不斷向優勢企業集中，行業越來越成熟，從美國集成電路廠商來看當行業走向成熟時只有較大的核心企業和專注某一領域的企業能最后存活下來。

我國集成電路進口量增速逐年下降從2004年的52.6%下降為2008年的1.2%,出口量增速下降幅度小于進口量增速。預計2010年以后我國集成電路進口增速將小于出口增速，我國正在由集成電路消費大國向制造大國邁進。

四、關于我國集成電路發展的幾點建議

第一、不斷探索和完善有利于集成電路業發展的產業模式和運作機制。中國高校和中科院研究所中有相對寬松的環境使得其適合醞釀研發畢業論文提綱，但中國的高端集成電路研究還局限在高校和中科院的實驗室里，沒有一個循序漸進的產業運作和可持續發展機制，這就使得國產高端芯片在社會上認可度很低，得不到應用和升級。在產業化成果推廣的解決方面。可以借鑒美國的國家采購計劃，以政府出資在武器和航空航天領域進行國家采購以保證研發產品的產業化應用得以實現雜志網。只有依靠公共研發機構的環境、人才和技術優勢結合企業的市場運作優勢，走基于公共研發機構的產業化道路才是問題的正確路徑。

第二、集成電路的研發是個高投入高風險的行業是技術和資本密集型產業，有數據顯示集成電路研發費用要占銷售額的15%，固定資產投資占銷售額的20%，銷售額如果達不到100億美元將無力承擔新一代產品的研發，在這種情況下由于民族集成電路產業在資金上積累有限，幾乎沒有抗風險能力，技術上缺乏積累，經不起和國際集成電路巨頭的競爭，再加上我國是一個勞動力密集型產業國，根據國際貿易規律，資本密集型的研發產業傾向于向發達國家集中，要想是我國在未來的高技術的集成電路研發有一席之地只有國家給予一定的積極的產業政策，使其形成規模經濟的優勢地位，才能使集成電路業進入良性發展的軌道.對整個產業鏈，特別是產業鏈的低端更要予以一定的政策支持。由政府出資風險投資，通過風險投資公司作為企業與政府的隔離，在成功投資后政府收回投資回報退出公司經營，不失為一種良策。資料顯示美國半導體業融資的主要渠道就是靠風險基金。臺灣地區之所以成為全球第四大半導體基地臺就與其6年建設計劃對集成電路產業的重點扶植有密切關系，最近灣當局的“科學委員會”就在最近提出了擬扶植集成電路產業使其達到世界第二的目標。

第三、產業的發展可以走先官辦和引進外資再民營化道路，在產業初期由于資金技術壁壘大人才也較為匱乏民營資本難于介入，這樣只有利用政府力量和外資力量，但到一定時期后只有民營資本的介入才能使集成電路產業走向良性化發展的軌道。技術競爭有利于技術的創新和發展，集成電路業的技術快速更新的性質使得民營企業的競爭性的優勢得以體現，集成電路每個子領域技術的專用化特別高分工特別細，每個子領域有相當的技術難度，不適合求小而且全的模式。集成電路產業各個子模塊經營將朝著分散化畢業論文提綱，專業化的方向發展，每個企業專注于各自領域，在以形成的設計、封裝、測試、新材料、設備制、造自動化平臺設計、IP設計等幾大領域內分化出有各自擅長的專業領域深入發展并相互補充，這正好適應民營經濟的經營使其能更加專注，以有限的資本規模經營能力能夠達到自主研發高投入，適應市場高度分工的要求，所以民間資本的投入會使市場更加有效率。

第四、技術引進吸收再創新將是我國集成電路技術創新發展的可以采用的重要方式。美國國家工程院院士馬佐平曾今說過：中國半導體產業有著良好的基礎，如果要趕超世界先進水平，必須要找準方向、加強合作。只有站在別人的基礎上，吸取國外研發的經驗教訓，并充分合作才是我國集成電路業發展快速發展有限途徑，我國資金有限，技術底子薄，要想快速發展只有借鑒別人的技術在此基礎上朝正確方向發展，而不是從頭再來另立門戶。國際集成電路產業鏈分工與國家集成電路工業發展階段有很大關系，隨著產業的不斷成熟和不斷向我國轉移使得我國可以走先生產，在有一定的技術和資金積累后再研發的途徑。技術引進再創新的一條有效路徑就是吸引海外人才到我國集成電路企業，美國等發達國家的經濟不景氣正好加速了人才向我國企業的流動，對我國是十分有利的。

【參考文獻】

[1]盧銳，黃海燕，王軍偉.基于技術學習的臺灣地區產業鏈升級[J].河海大學學報（哲學社會科學版），2009，(12):57-60，95.

[2]莫大康.新形勢下的世界半導體業及中國半導體業的前景(上)[J].電子產品世界，2008，(5):24，26，32.

[3]莫大康.新形勢下的世界半導體業及中國半導體業的前景(下)[J].電子產品世界，2008，(6):32-33，36.

[4]葉甜春.中國集成電路裝備制造業自主創新戰略[J].中國集成電路，2006，(9):17-19.

[5]楊道虹.發達國家和地區集成電路產業技術創新模式及其啟示[J].電子工業專用設備，2008，(8):53-56.

[6]李珂.2008年中國集成電路產業發展回顧與展望[J].電子工業專用設備，2009，(3):6-10.

[7]龐輝，裴砜.我國集成電路產業發展中存在的問題及對策[J].沈陽大學學報，2009，(8): 9-12.

[8]翁壽松.中國半導體產業面臨的挑戰[J].電子工業專用設備，2009，(10):13-15，45.

[9]尹小平崔巖.日美半導體產業競爭中的國家干預——以戰略性貿易政策為視角的分析[J].現代日本經濟，2010，(1):8-12.

第5篇：集成電路設計論文范文

關鍵詞：特色專業建設；復旦大學；微電子學；創新人才培養

復旦大學“微電子學與固體電子學”學科有半個多世紀的深厚積累。20世紀50年代，謝希德教授領導組建了全國第一個半導體學科，培養了我國首批微電子行業的中堅力量。60年代研制成功我國第一個鍺集成電路。1984年，經國務院批準設立微電子與固體電子學學科博士點，1988年、2001年、2006年被評為國家重點學科。所在一級學科于1998年獲首批一級博士學位授予權，設有獨立設置的博士后流動站和長江特聘教授崗位，建有“專用集成電路與系統”國家重點實驗室，1998年和2003年被列入“211”工程建設學科，2000年被定為“復旦三年行動計劃”重中之重學科得到學校重點支持，2005年獲“985工程”二期支持，建設“微納電子科技創新平臺”。

長期以來復旦大學微電子學教學形成了“基礎與專業結合，研究與應用并重，創新人才培養國際化”特色。近年來，在教育部第二批高等學校特色專業建設中，我們根據國家和工業界對集成電路人才的要求，貫徹“國際接軌、應用牽引、注重質量”的教學理念，制定了復旦大學“微電子教學工作三年計劃大綱”并加以實施，在高端創新人才培養方面對專業教學的特色開展了深層的挖掘和拓展。

一、課程體系的完善和課程建設

微電子技術的高速發展要求微電子專業課程體系在相對固定的框架下不斷加以更新和完善。

我們設計了“復旦大學微電子學專業本科課程設置調查表”，根據對于目前工作在企業、大學和研究機構的專業人士的調查結果，制定了新的微電子學本科培養方案。主要修改包括：

（1）加強物理基礎、電路理論和通信系統課程。微電子學科，特別是系統芯片集成技術，是融合物理、數學、電路理論和信息系統的綜合性應用學科。因此，在原有課程基礎上，增加了有關近代物理、信號與通信系統、數字信號處理等課程，使微電子學生的知識覆蓋面更寬。

（2）面向研究、應用和學科交叉的需要，增加專業選修課程。如增加了電子材料薄膜測試表征方法、射頻微電子學、鐵電材料與器件、Perl語言、計算微電子學、實驗設計及數據分析等課程，為本科生將來進一步從事研究和應用開發打下基礎。

（3）強調能力和素質訓練，高度重視實驗教學。開設了集成電路工藝實驗、集成電路器件測試實驗、集成電路可測性設計分析實驗及專用集成電路設計實驗等從專業基礎到專業的多門實驗課。

在課程體系調整完善的同時，還對于微電子專業基礎課和專業必修課開展了新一輪的課程建設。包括：

（1）精品課程的建設。幾年來，半導體物理、集成電路工藝原理、數字集成電路設計經過建設已經獲得復旦大學校級精品課程。其中半導體物理和集成電路工藝原理課程獲得學校的重點資助，正在建設上海市精品課程。另有半導體器件原理和模擬集成電路設計正在復旦大學校級精品課程建設之中，有望明年獲得稱號。

（2）增加全英語教學和雙語教學課程。為了滿足微電子技術的高速發展和學生盡快吸收、學習最新知識的需求，貫徹落實教育部“為適應經濟全球化和科技革命的挑戰，本科教育要創造條件使用英語等外語進行公共課和專業課教學”的要求，在本科生專業課的教學中新增全英語教學課程3門，雙語教學課程4門。該類專業課程的開設也為微電子專業的國際交流學生提供了選課機會。

（3）教材建設。為了配合課程體系的完善和補充更新專業知識，除了選用一些國際頂級高校的教材之外，還依據我們的課程體系組織編寫了一系列專業教材和論著。有已經出版的《深亞微米FPGA結構與CAD設計》、《Modern Thermodynamics》、《現代熱力學－基于擴展卡諾定理》，列入出版計劃的《半導體器件原理》、《超大規模集成電路工藝技術》和《計算機軟件技術基礎》。另外根據課程體系的要求對實驗用書也進行了更新。

為了傳承復旦微電子學的豐富教學經驗和保證教學質量，建立了完備的教學輔導制度，如課前試講、課中聽課及聘請經驗豐富的退休老教師與青年教師結對子輔導等。每學期聽課總量和被聽課教師分別均超過所授課程和任課教師人數的50%以上。對所有聽課結果進行了數據分析，并反饋給任課教師，為教師改進教學提供了有益的幫助。在保證教學內容的情況下，鼓勵教師嘗試新的教學手段，實現所有必修課程的電子化，建立主要必修課程的網頁，完全公開提供所有課件信息，部分課件獲得超過15000次的下載量。青年教師還獨創了“移動課堂”的授課新方法，該方法能夠完整復制課堂教學，既能高清晰展示教學課件的內容，又能把教師課上講解的聲音、動作及臨時板書全部包含在內，能夠使用大眾化的多媒體終端進行播放，隨時隨地完美重現課堂講解全過程。

通過國際合作的研究生項目及教師出國交流，復旦大學微電子學專業教師的教學水平得到進一步提升。在研究生的聯合培養項目（如復旦-TU Delft碩士生項目、復旦-KTH碩士生/博士生項目等）中海外高校教師來到復旦全程教授所有課程，復旦配備青年教師跟班聽課和擔任課程輔導。這使得青年教師的授課理念、授課方式及授課水平都有大幅提高。同時，由于聯合培養項目及其他合作項目，復旦的青年教師也被邀請參與海外高校的教學，擔任對方課程的主講，青年教師利用交流的機會，引進海外高校的一些課程用于補充復旦微電子的培養方案。這些都為集成電路專業特色的挖掘和拓展起到重要的作用。

經過幾年的努力，微電子專業的教學水平普遍得到提升，在教學評估中得到各個方面的好評。

二、培養方法的改進和創新

培養適應時代要求的微電子專業創新人才也需要在培養方法上加以改進和創新。

針對微電子工程的特點，在堅持扎實的理論的基礎上，強調理論聯系實際，開展實踐能力訓練。在學校的支持下，教學實驗室環境得到及時更新，幾個方面的實驗教學在國內形成特色。

（1）本科的集成電路工藝實驗可以在學校自己的工藝線上完成芯片的清洗、氧化、擴散、光刻、蒸發、腐蝕等基本工藝制作步驟，為學生完整掌握集成電路制造的基本能力提供了很好的實際訓練。

（2）在集成電路測試方面，結合自動化測試機臺（安捷倫SoC93000ATE），開設了可測性設計課程，附帶實驗。

（3）集成電路設計課程都附帶課程項目實踐，培養了學生實際設計能力和素質，取得很好效果。

通過課程教學訓練學生創新思維和分析問題的能力。嘗試開設了部分本科生和研究生同時共同選修的研討型課程。在課程學習的過程中，本科生不僅可以得到研究生的指導，在課堂上就某些課程內容進行探究，還可以在開展課程設計時在小組內和研究生同學共同開展小型項目研究，對于提高本科生進一步學習微電子專業的興趣和培養他們發現問題解決問題的能力有很大的幫助。

參加科研無疑是培養學生創新能力的一個最為有效的途徑。配合復旦大學的要求，微電子學專業在本科階段，持續設置多種科研計劃，給予本科生進實驗室開展科研以支持。

（1）大一的“啟航”學術體驗計劃。計劃鼓勵大一學生在感興趣的領域進行探究式學習和實踐，為學生打造一個培養創新意識，鍛煉學術能力的資源平臺。“啟航”學術體驗計劃的所有學術實踐項目均來自各個微電子專業的導師，學生通過對感興趣的項目進行申報與自薦的形式申請加入各學術實踐小組。引導學生領略學科前沿，體驗研究樂趣。

（2）二、三年級曦源項目。項目建立在學生自主學習和創新思想的基礎上，鼓勵志同道合的同學組成研究團隊，獨立提出研究方向，尋找合適的指導教師。加入自己感興趣的研究方向的團隊。在開放課題列表中尋找合適的課題方向，并向該課題指導教師進行申請。還有更多的學生在大三甚至更早就進入各個研究小組，參與教授領導的各類國家級、省部級項目及來自企業、海外等的合作項目的研究。在完成的計劃和項目成果之外，學生們還在收集文獻資料、獲取信息的能力，發現問題、獨立思考的能力，運用理論知識解決實際問題的能力，設計和推導論證、分析與綜合的能力，科學實驗、發明創造的能力，寫作和表說的能力等方面，都有不同的收獲。

通過學生參加國際交流活動及外籍教師講授課程給學生提供國際化的培養，提供層次更高、路徑多元的培養方案，培養了學生的國際化眼光，開拓了學生的培養渠道。

幾年來，微電子學專業學生的出國交流人數逐年增長，從2008年起，共有20位本科生赴國外多個高校交流學習。交流的項目包括雙學位、長學期和暑期項目等，交流時間從3個月到2年不等，交流學校包括美國（耶魯、UCLA等）、歐洲（伯明翰、赫爾辛基等）、日本（早稻田、慶應等）及我國港臺高校。大多數同學在交流期間的學習成績達到交流學校的優秀等級，同時積極參加交流學校教授小組的科研工作，得到了很好的評價。個別同學由于表現優異在交流結束回國后被對方教授邀請再次前去完成畢業論文；也有同學交流期間）參加國際級大師的科研小組工作，獲益匪淺，直研后表現出強于一般研究生的科研能力。可以看到，國際交流不僅為同學們提供了專業知識和研究能力的不同培養模式，也為他們提供了更加廣闊的視野和體驗多種文化的機會，為他們今后的發展和進步打下了很好的基礎。自特色專業建設以來，每學期均新開設“前沿講座”課程，課程內容不固定，授課人為聘請的海外教師，有的來自海外高校，有的來自海外企業，課程均為全英語課程或雙語教學課程。這類課程直接引進了海外高校的課程和教學方式，不僅學生受益，同時也培養了復旦微電子專業的青年教師。企業還提供與課程內容直接相關的軟件，在改善教學環境的同時，還為學生參加科研提供了培訓。

經過2年多特色專業項目的建設，復旦微電子學專業在鞏固已有教學特色基礎上，在高端創新人才培養方面進行了深層的挖掘和拓展，取得了一系列的成果。

第6篇：集成電路設計論文范文

P鍵詞音頻信號；WM8731S；先入先出存儲器

中圖分類號TP3

文獻標識碼A

文章編號2095-6363（2017）04-0095-02

1.概述

1.1論文研究的目的及意義

目前用VHDL進行電路設計，可以經過綜合與布局，燒錄至FPGA上進行測試，是硬件集成電路設計驗證的技術主流。在大多數的FPGA里面，這些可編輯的元件里也包含記憶元件，是小批量系統提高系統集成度、可靠性的最佳選擇之一。數字語音集成電路與嵌入式微處理器相結合，首先降低了產品研發成本，其次系統更小、耗電低，況且使設計更簡單，電路擴展方便且體積小，應用前景更廣，如無人駕駛、5G技術、消費電子產品、排隊機、報警以及報站器等。

1.2系統總體設計方案

FPGA的開發相對于傳統Pc、單片機的開發有很大不同，FPGA的邏輯是通過向內部靜態存儲單元加載編程數據來實現的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/0間的聯接方式，并最終決定了FPGA所能實現的功能，FPGA允許無限次的編程。FGPA芯片對WM8731進行控制，使得WM8731對音頻信號進行濾波處理。隨著百萬門級FPGA的推出單片系統成為可能。為了支持SOPE的實現方便用戶的開發與應用altera還提供了眾多性能優良的宏模塊、IP核以及系統集成等完整的解決方案。這些宏功能模塊、IP核都經過了嚴格的測試使用這些模塊將大大減少設計的風險縮短開發周期并且可使用戶將更多的精力和時間放在改善和提高設計系統的性能上而不是重復開發已有的模塊。

2.系統的處理

2.1本音頻信號處理系統

本音頻信號處理系統以WM8731芯片為處理平臺，以FPGA芯為控制中心，控制音頻解編碼芯片WM8731對輸入的音頻信號進行濾波處理，以獲得高品質的音頻數字信號，再將高品質的音頻數字信號輸出到信號接收端。由音頻編解碼模塊電路、控制器模塊、時鐘分頻模塊、I2c時序接口模塊、I2c控制字配置模塊、I2s時序接口及音頻數據處理模塊、FIFO先進先出存儲器設計、帶通數字濾波設計8部分構成。

2.2各部分電路原理

1）時鐘分頻模塊由于要使WM8731工作，此主時鐘頻率依照該芯片工作的不同模式有12.288MHz、18.432MHz、11.2896MHz以及16.9344MHz這4中頻率可選。

2）I2c時序接口模塊。實現對I2c時序的模擬，控制SCLK（數據時鐘）和SDAT（數據線）將存放在I2c_data中的24位控制字串行發送給W～8731，該模塊例化于I2c控制字配置模塊之中，以實現對該芯片的控制字寫入。

3）I2c控制字配置模塊。分別為：MODE、CSB、SDIN和SCLK。對應功能為控制接口選擇線、片選或地址選擇線、數據輸入線和時鐘輸入線。它具有2線和3線兩種模式。本文采用2線模式對WM8731進行控制。為MPU接口。選擇MODE為0時為2線模式。

4）I2s時序接口及音頻數據處理模塊。將18.432MHz的主時鐘分頻，產生均為48kHz的數模轉換和模數轉換采樣率時鐘以及對應的數字音頻時鐘（BELK）。除此之外，在此模塊中還調用了I2s串行數據轉并行數據模塊，并定義變量state作為串并變換的起始標志。

5）FIFO先進先出存儲器，是一種非常基本，使用非常廣泛的模塊。

3.系統的軟件設計及調試

軟件分為控制器模塊程序、時鐘分頻模塊、I2c總線時序模塊、12S時序接口及音頻數據處理模塊。本系統是基于FPGA的音頻編解碼芯片控制器，用以實現對語音芯片WM8731的控制。在整個系統中，用到了標準MIC、Line-in、Line-out接口、2個開關按鍵以及3個按鈕式按鍵。FPGA器件主要通過12C總線給語音芯片WM8731經行控制字配置。初始化完成后，音頻數據從MIC或LineIn輸入，經過A/D轉換后，數字信號再進入FIFO，再經過FIR數字濾波處理，之后成為串行的數字信號并由12S總線傳入FPGA器件。經過串并變換等處理之后，再經過D/A轉換由LineOut通過耳機輸出。在調試過程中，始終選擇主模式，DACSEL始終置為數字信號輸出。在測試中，WM8731能夠輸出高品質的音頻信號。

第7篇：集成電路設計論文范文

關鍵詞　微電子技術　集成系統　微機電系統　dna芯片

1 引　言

綜觀人類社會發展的文明史，一切生產方式和生活方式的重大變革都是由于新的科學發現和新技術的產生而引發的，科學技術作為革命的力量，推動著人類社會向前發展。從50多年前晶體管的發明到目前微電子技術成為整個信息社會的基礎和核心的發展歷史充分證明了“科學技術是第一生產力”。信息是客觀事物狀態和運動特征的一種普遍形式，與材料和能源一起是人類社會的重要資源，但對它的利用卻僅僅是開始。當前面臨的信息革命以數字化和網絡化作為特征。數字化大大改善了人們對信息的利用，更好地滿足了人們對信息的需求；而網絡化則使人們更為方便地交換信息，使整個地球成為一個“地球村”。以數字化和網絡化為特征的信息技術同一般技術不同，它具有極強的滲透性和基礎性，它可以滲透和改造各種產業和行業，改變著人類的生產和生活方式，改變著經濟形態和社會、政治、文化等各個領域。而它的基礎之一就是微電子技術。可以毫不夸張地說，沒有微電子技術的進步，就不可能有今天信息技術的蓬勃發展，微電子已經成為整個信息社會發展的基石。

50多年來微電子技術的發展歷史，實際上就是不斷創新的過程，這里指的創新包括原始創新、技術創新和應用創新等。晶體管的發明并不是一個孤立的精心設計的實驗，而是一系列固體物理、半導體物理、材料科學等取得重大突破后的必然結果。1947年發明點接觸型晶體管、1948年發明結型場效應晶體管以及以后的硅平面工藝、集成電路、cmos技術、半導體隨機存儲器、cpu、非揮發存儲器等微電子領域的重大發明也都是一系列創新成果的體現。同時，每一項重大發明又都開拓出一個新的領域，帶來了新的巨大市場，對我們的生產、生活方式產生了重大的影響。也正是由于微電子技術領域的不斷創新，才能使微電子能夠以每三年集成度翻兩番、特征尺寸縮小倍的速度持續發展幾十年。自1968年開始，與硅技術有關的學術論文數量已經超過了與鋼鐵有關的學術論文，所以有人認為，1968年以后人類進入了繼石器、青銅器、鐵器時代之后硅石時代（silicon age）〖1〗。因此可以說社會發展的本質是創新，沒有創新，社會就只能被囚禁在“超穩態”陷阱之中。雖然創新作為經濟發展的改革動力往往會給社會帶來“創造性的破壞”，但經過這種破壞后，又將開始一個新的處于更高層次的創新循環，社會就是以這樣螺旋形上升的方式向前發展。

在微電子技術發展的前50年，創新起到了決定性的作用，而今后微電子技術的發展仍將依賴于一系列創新性成果的出現。我們認為：目前微電子技術已經發展到了一個很關鍵的時期，21世紀上半葉，也就是今后50年微電子技術的發展趨勢和主要的創新領域主要有以下四個方面：以硅基cmos電路為主流工藝；系統芯片（system on a chip，soc）為發展重點；量子電子器件和以分子（原子）自組裝技術為基礎的納米電子學；與其他學科的結合誕生新的技術增長點，如mems，dna chip等。

2 21世紀上半葉仍將以硅基cmos電路為主流工藝

微電子技術發展的目標是不斷提高集成系統的性能及性能價格比，因此便要求提高芯片的集成度，這是不斷縮小半導體器件特征尺寸的動力源泉。以mos技術為例，溝道長度縮小可以提高集成電路的速度；同時縮小溝道長度和寬度還可減小器件尺寸，提高集成度，從而在芯片上集成更多數目的晶體管，將結構更加復雜、性能更加完善的電子系統集成在一個芯片上；此外，隨著集成度的提高，系統的速度和可靠性也大大提高，價格大幅度下降。由于片內信號的延遲總小于芯片間的信號延遲，這樣在器件尺寸縮小后，即使器件本身的性能沒有提高，整個集成系統的性能也可以得到很大的提高。

自1958年集成電路發明以來，為了提高電子系統的性能，降低成本，微電子器件的特征尺寸不斷縮小，加工精度不斷提高，同時硅片的面積不斷增大。集成電路芯片的發展基本上遵循了intel公司創始人之一的gordon e．moore 1965年預言的摩爾定律，即每隔三年集成度增加4倍，特征尺寸縮小倍。在這期間，雖然有很多人預測這種發展趨勢將減緩，但是微電子產業三十多年來發展的狀況證實了moore的預言[2]。而且根據我們的預測，微電子技術的這種發展趨勢還將在21世紀繼續一段時期，這是其它任何產業都無法與之比擬的。

現在，0．18微米cmos工藝技術已成為微電子產業的主流技術，0．035微米乃至0．020微米的器件已在實驗室中制備成功，研究工作已進入亞0．1微米技術階段，相應的柵氧化層厚度只有2．0～1．0nm。預計到2010年，特征尺寸為0．05～0．07微米的64gdram產品將投入批量生產。

21世紀，起碼是21世紀上半葉,微電子生產技術仍將以尺寸不斷縮小的硅基cmos工藝技術為主流。盡管微電子學在化合物和其它新材料方面的研究取得了很大進展；但還不具備替代硅基工藝的條件。根據科學技術的發展規律，一種新技術從誕生到成為主流技術一般需要20到30年的時間，硅集成電路技術自1947年發明晶體管1958年發明集成電路,到60年代末發展成為大產業也經歷了20多年的時間。另外，全世界數以萬億美元計的設備和技術投入，已使硅基工藝形成非常強大的產業能力；同時，長期的科研投入已使人們對硅及其衍生物各種屬性的了解達到十分深入、十分透徹的地步，成為自然界100多種元素之最，這是非常寶貴的知識積累。產業能力和知識積累決定了硅基工藝起碼將在50年內仍起重要作用，人們不會輕易放棄。

目前很多人認為當微電子技術的特征尺寸在2015年達到0．030～0．015微米的“極限”之后，將是硅技術時代的結束，這實際上是一種誤解。且不說微電子技術除了以特征尺寸為代表的加工工藝技術之外，還有設計技術、系統結構等方面需要進一步的大力發展，這些技術的發展必將使微電子產業繼續高速增長。即使是加工工藝技術，很多著名的微電子學家也預測，微電子產業將于2030年左右步入像汽車工業、航空工業這樣的比較成熟的朝陽工業領域。即使微電子產業步入汽車、航空等成熟工業領域，它仍將保持快速發展趨勢，就像汽車、航空工業已經發展了50多年仍極具發展潛力一樣。

隨著器件的特征尺寸越來越小，不可避免地會遇到器件結構、關鍵工藝、集成技術以及材料等方面的一系列問題，究其原因，主要是：對其中的物理規律等科學問題的認識還停留在集成電路誕生和發展初期所形成的經典或半經典理論基礎上，這些理論適合于描述微米量級的微電子器件，但對空間尺度為納米量級、空間尺度為飛秒量級的系統芯片中的新器件則難以適用；在材料體系上，sio2柵介質材料、多晶硅／硅化物柵電極等傳統材料由于受到材料特性的制約，已無法滿足亞50納米器件及電路的需求；同時傳統器件結構也已無法滿足亞50納米器件的要求，必須發展新型的器件結構和微細加工、互連、集成等關鍵工藝技術。具體的需要創新和重點發展的領域包括：基于介觀和量子物理基礎的半導體器件的輸運理論、器件模型、模擬和仿真軟件，新型器件結構，高k柵介質材料和新型柵結構，電子束步進光刻、13nmeuv光刻、超細線條刻蝕，soi、gesi／si等與硅基工藝兼容的新型電路，低k介質和cu互連以及量子器件和納米電子器件的制備和集成技術等。

3 量子電子器件（qed）和以分子原子自組裝技術為基礎的納米電子學將帶來嶄新的領域

在上節我們談到的以尺寸不斷縮小的硅基cmos工藝技術，可稱之為“scaling down”，與此同時我們必須注意“bottom up”。“bottom up”最重要的領域有二個方面：

(1)量子電子器件（qed—quantum electron device）這里包括單電子器件和單電子存儲器等。它的基本原理是基于庫侖阻塞機理控制一個或幾個電子運動，由于系統能量的改變和庫侖作用，一個電子進入到一個勢阱，則將阻止其它電子的進入。在單電子存儲器中量子阱替代了通常存儲器中的浮柵。它的主要優點是集成度高；由于只有一個或幾個電子活動所以功耗極低；由于相對小的電容和電阻以及短的隧道穿透時間，所以速度很快；且可用于多值邏輯和超高頻振蕩。但它的問題是制造比較困難，特別是制造大量的一致性器件很困難；對環境高度敏感，可靠性難以保證；在室溫工作時要求電容極小（αf），要求量子點大小在幾個納米。這些都為集成成電路帶來了很大困難。

因此，目前可以認為它們的理論是清楚的，工藝有待于探索和突破。

(2)以原子分子自組裝技術為基礎的納米電子學。這里包括量子點陣列（qca—quantum－dot cellular automata)和以碳納米管為基礎的原子分子器件等。

量子點陣列由量子點組成，至少由四個量子點,它們之間以靜電力作用。根據電子占據量子點的狀態形成“0”和“1”狀態。它在本質上是一種非晶體管和無線的方式達到陣列的高密度、低功耗和實現互連。其基本優勢是開關速度快，功耗低，集成密度高。但難以制造，且對值置變化和大小改變都極為靈敏，0．05nm的變化可以造成單元工作失效。

以碳納米管為基礎的原子分子器件是近年來快速發展的一個有前景的領域。碳原子之間的鍵合力很強，可支持高密度電流，而熱導性能類似于金剛石，能在高集成度時大大減小熱耗散，性質類金屬和半導體，特別是它有三種可能的雜交態，而ge、si只有一個。這些都使碳納米管（cnt）成為當前科研熱點，從1991年發現以來，現在已有大量成果涌現，北京大學納米中心彭練矛教授也已制備出0．33納米的cnt并提出“t形結”作為晶體管的可能性。但是問題是如何去生長有序的符合設計性能的cnt器件，更難以集成。

目前“bottom up”的量子器件和以自組裝技術為基礎的納米器件在制造工藝上往往與“scaling down”的加工方法相結合以制造器件。這對于解決高集成度cmos電路的功耗制約將會帶來突破性的進展。

qca和cnt器件不論在理論上還是加工技術上都有大量工作要做，有待突破，離開實際應用還需較長時日！但這終究是一個誘人探索的領域，我們期待它們將創出一個新的天地。

4 系統芯片（system on a chip）是21世紀微電子技術發展的重點

在集成電路（ic）發展初期，電路設計都從器件的物理版圖設計入手，后來出現了集成電路單元庫（cell－lib），使得集成電路設計從器件級進入邏輯級，這樣的設計思路使大批電路和邏輯設計師可以直接參與集成電路設計，極大地推動了ic產業的發展。但集成電路僅僅是一種半成品，它只有裝入整機系統才能發揮它的作用。ic芯片是通過印刷電路板（pcb）等技術實現整機系統的。盡管ic的速度可以很高、功耗可以很小，但由于pcb板中ic芯片之間的連線延時、pcb板可靠性以及重量等因素的限制，整機系統的性能受到了很大的限制。隨著系統向高速度、低功耗、低電壓和多媒體、網絡化、移動化的發展，系統對電路的要求越來越高，傳統集成電路設計技術已無法滿足性能日益提高的整機系統的要求。同時，由于ic設計與工藝技術水平提高，集成電路規模越來越大，復雜程度越來越高，已經可以將整個系統集成為一個芯片。目前已經可以在一個芯片上集成108－109個晶體管，而且隨著微電子制造技術的發展，21世紀的微電子技術將從目前的3g時代逐步發展到3t時代（即存儲容量由g位發展到t位、集成電路器件的速度由ghz發展到燈thz、數據傳輸速率由gbps發展到tbps，注：1g=109、1t=1012、bps：每秒傳輸數據位數）。

正是在需求牽引和技術推動的雙重作用下，出現了將整個系統集成在一個微電子芯片上的系統芯片（system on a chip，簡稱soc）概念。

系統芯片（soc）與集成電路（ic）的設計思想是不同的，它是微電子設計領域的一場革命，它和集成電路的關系與當時集成電路與分立元器件的關系類似，它對微電子技術的推動作用不亞于自50年代末快速發展起來的集成電路技術。

soc是從整個系統的角度出發，把處理機制、模型算法、芯片結構、各層次電路直至器件的設計緊密結合起來，在單個（或少數幾個）芯片上完成整個系統的功能，它的設計必須是從系統行為級開始的自頂向下（top－down）的。很多研究表明，與ic組成的系統相比，由于soc設計能夠綜合并全盤考慮整個系統的各種情況，可以在同樣的工藝技術條件下實現更高性能的系統指標。例如若采用soc方法和0．35μm工藝設計系統芯片,在相同的系統復雜度和處理速率下，能夠相當于采用0．18～0.25μm工藝制作的ic所實現的同樣系統的性能；還有，與采用常規ic方法設計的芯片相比,采用soc設計方法完成同樣功能所需要的晶體管數目約可以降低l～2個數量級。

對于系統芯片（soc）的發展，主要有三個關鍵的支持技術。

（1）軟、硬件的協同設計技術。面向不同系統的軟件和硬件的功能劃分理論（functional partition theory），這里不同的系統涉及諸多計算機系統、通訊系統、數據壓縮解壓縮和加密解密系統等等。

（2）ip模塊庫問題。ip模塊有三種,即軟核，主要是功能描述；固核，主要為結構設計；和硬核，基于工藝的物理設計、與工藝相關，并經過工藝驗證過的。其中以硬核使用價值最高。cmos的cpu、dram、sram、e2prom和flash memory以及a／d、d／a等都可以成為硬核。其中尤以基于深亞微米的新器件模型和電路模擬為基礎，在速度與功耗上經過優化并有最大工藝容差的模塊最有價值。現在,美國硅谷在80年代出現無生產線（fabless)公司的基礎上，90年代后期又出現了一些無芯片（chipless）的公司,專門銷售ip模塊。

（3）模塊界面間的綜合分析技術,這主要包括ip模塊間的膠聯邏輯技術（glue logic technologies）和ip模塊綜合分析及其實現技術等。

微電子技術從ic向soc轉變不僅是一種概念上的突破,同時也是信息技術新發展的里程碑。通過以上三個支持技術的創新,它必將導致又一次以系統芯片為主的信息技術上的革命。目前，soc技術已經嶄露頭角，21世紀將是soc技術真正快速發展的時期。

在新一代系統芯片領域，需要重點突破的創新點主要包括實現系統功能的算法和電路結構兩個方面。在微電子技術的發展歷史上,每一種算法的提出都會引起一場變革，例如維特比算法、小波變換等均對集成電路設計技術的發展起到了非常重要的作用,目前神經網絡、模糊算法等也很有可能取得較大的突破。提出一種新的電路結構可以帶動一系列的應用,但提出一種新的算法則可以帶動一個新的領域,因此算法應是今后系統芯片領域研究的重點學科之一。在電路結構方面,在系統芯片中，由于射頻、存儲器件的加入，其中的電路結構已經不是傳統意義上的cmos結構，因此需要發展更靈巧的新型電路結構。另外，為了實現膠聯邏輯（glue logic）新的邏輯陣列技術有望得到快速的發展,在這一方面也需要做系統深入的研究。

5 微電子與其他學科的結合誕生新的技術增長點

微電子技術的強大生命力在于它可以低成本、大批量地生產出具有高可靠性和高精度的微電子結構模塊。這種技術一旦與其它學科相結合,便會誕生出一系列嶄新的學科和重大的經濟增長點，這方面的典型例子便是mems（微機電系統）技術和dna生物芯片。前者是微電子技術與機械、光學等領域結合而誕生的，后者則是與生物工程技術結合的產物。

微電子機械系統不僅是微電子技術的拓寬和延伸,它將微電子技術和精密機械加工技術相互融合，實現了微電子與機械融為一體的系統。mems將電子系統和外部世界聯系起來，它不僅可以感受運動、光、聲、熱、磁等自然界的外部信號，把這些信號轉換成電子系統可以認識的電信號，而且還可以通過電子系統控制這些信號，發出指令并完成該指令。從廣義上講，mems是指集微型傳感器、微型執行器、信號處理和控制電路、接口電路、通信系統以及電源于一體的微型機電系統。mems技術是一種典型的多學科交叉的前沿性研究領域，它幾乎涉及到自然及工程科學的所有領域，如電子技術、機械技術、光學、物理學、化學、生物醫學、材料科學、能源科學等〖3〗。

mems的發展開辟了一個全新的技術領域和產業。它們不僅可以降低機電系統的成本，而且還可以完成許多大尺寸機電系統所不能完成的任務。正是由于mems器件和系統具有體積小、重量輕、功耗低、成本低、可靠性高、性能優異及功能強大等傳統傳感器無法比擬的優點,因而mems在航空、航天、汽車、生物醫學、環境監控、軍事以及幾乎人們接觸到的所有領域中都有著十分廣闊的應用前景。例如微慣性傳感器及其組成的微型慣性測量組合能應用于制導、衛星控制、汽車自動駕駛、汽車防撞氣囊、汽車防抱死系統（abs）、穩定控制和玩具；微流量系統和微分析儀可用于微推進、傷員救護；信息mems系統將在射頻系統、全光通訊系統和高密度存儲器和顯示等方面發揮重大作用；同時mems系統還可以用于醫療、光譜分析、信息采集等等。現在已經成功地制造出了尖端直徑為5μm的可以夾起一個紅細胞的微型鑷子，可以在磁場中飛行的象蝴蝶大小的飛機等。

mems技術及其產品的增長速度非常之高，目前正處在技術發展時期，再過若干年將會迎來mems產業化高速發展的時期。2000年，全世界mems的市場達到120到140億美元，而帶來的與之相關的市場達到1000億美元。

目前，mems系統與集成電路發展的初期情況極為相似。集成電路發展初期，其電路在今天看來是很簡單的，應用也非常有限，以軍事需求為主,但它的誘人前景吸引了人們進行大量投資，促進了集成電路飛速發展。集成電路技術的進步,加快了計算機更新換代的速度，對cpu和ram的需求越來越大,反過來又促進了集成電路的發展。集成電路和計算機在發展中相互推動，形成了今天的雙贏局面，帶來了一場信息革命。現階段的微機電系統專用性很強，單個系統的應用范圍非常有限,還沒有出現類似于cpu和ram這樣量大面廣的產品。隨著微機電系統的進步，最后將有可能形成像微電子技術一樣有廣泛應用前景的新產業，從而對人們的社會生產和生活方式產生重大影響。

當前mems系統能否取得更更大突破，取決于兩方面的因素：第一是在微系統理論與基礎技術方面取得突破性進展，使人們依靠掌握的理論和基礎技術可以高效地設計制造出所需的微系統；第二是找準應用突破口，揚長避短，以特別適合微系統應用的重大領域為目標進行研究,取得突破，從而帶動微系統產業的發展。在mems發展中需要繼續解決的問題主要有：mems建模與設計方法學研究；三維微結構構造原理、方法、仿真及制造；微小尺度力學和熱學研究；mems的表征與計量方法學；納結構與集成技術等。

微電子與生物技術緊密結合誕生的以dna芯片等為代表的生物芯片將是21世紀微電子領域的另一個熱點和新的經濟增長點。它是以生物科學為基礎，利用生物體、生物組織或細胞等的特點和功能，設計構建具有預期性狀的新物種或新品系，并與工程技術相結合進行加工生產，它是生命科學與技術科學相結合的產物。具有附加值高、資源占用少等一系列特點，正日益受到廣泛關注。目前最有代表性的生物芯片是dna芯片。

采用微電子加工技術，可以在指甲蓋大小的硅片上制作出包含有多達萬種dna基因片段的芯片。利用這種芯片可以在極快的時間內檢測或發現遺傳基因的變化等情況，這無疑對遺傳學研究、疾病診斷、疾病治療和預防、轉基因工程等具有極其重要的作用。

dna芯片的基本思想是通過生物反應或施加電場等措施使一些特殊的物質能夠反映出某種基因的特性從而起到檢測基因的目的。目前stanford和affymetrix公司的研究人員已經利用微電子技術在硅片或玻璃片上制作出了dna芯片〖4〗。他們制作的dna芯片是通過在玻璃片上刻蝕出非常小的溝槽，然后在溝槽中覆蓋一層dna纖維。不同的dna纖維圖案分別表示不同的dna基因片段，該芯片共包括6000余種dna基因片段。dna（脫氧核糖核酸）是生物學中最重要的一種物質，它包含有大量的生物遺傳信息，dna芯片的作用非常巨大，其應用領域也非常廣泛：它不僅可以用于基因學研究、生物醫學等，而且隨著dna芯片的發展還將形成微電子生物信息系統，這樣該技術將廣泛應用到農業、工業、醫學和環境保護等人類生活的各個方面，那時，生物芯片有可能象今天的ic芯片一樣無處不在。

目前的生物芯片主要是指通過平面微細加工技術及超分子自組裝技術，在固體芯片表面構建的微分析單元和系統，以實現對化合物、蛋白質、核酸、細胞以及其它生物組分的準確、快速、大信息量的篩選或檢測。生物芯片的主要研究包括采用生物芯片的具體實現技術、基于生物芯片的生物信息學以及高密度生物芯片的設計、檢測方法學等等。

6 結　語

在微電子學發展歷程的前50年中，創新和基礎研究曾起到非常關鍵的決定性作用。而隨著器件特征尺寸的縮小、納米電子學的出現、新一代soc的發展、mems和dna芯片的崛起，又提出了一系列新的課題，客觀需求正在“召喚”創新成果的誕生。

回顧20世紀后50年，展望21世紀前50年，即百年的微電子科學技術發展歷程，使我們深切地感受到，世紀之交的微電子技術對我們既是一個重大的機遇，也是一個嚴峻的挑戰，如果我們能夠抓住這個機遇，立足創新，去勇敢地迎接這個挑戰，則有可能使我國微電子技術實現騰飛，在新一代微電子技術中擁有自己的知識產權，促進我國微電子 產業的發展，為迎接21世紀中葉將要到來的偉大的民族復興奠定技術基礎，以重鑄中華民族的輝煌！

參考文獻

[1]s.m.sze:lecture note at peking university,four decades of developments in microelectronics:achievements and challenges.

[2]bob schaller.the origin,nature and lmplication of“moore’s law”,http///research/barc/gray/moore.law.html.1996.

[3]張興、郝一龍、李志宏、王陽元。跨世紀的新技術－微電子機械系統。電子科技導報，1999，4：2

[4]nicholas wade where computers and biology meet:making a dna chip.new york times,april 8,1997

第8篇：集成電路設計論文范文

論文摘要：從數字系統設計的性質出發，結合目前迅速發展的芯片系統，比較、研究各種硬件描述語言；詳細闡述各種語言的發展歷史、體系結構和設計方法；探討未來硬件描述語言的發展趨勢，同時針對國內EDA基礎薄弱的現狀，在硬件描述語言方面作了一些有益的思考。

現在，隨著系統級FPGA以及系統芯片的出現。軟硬件協調設計和系統設計變得越來越重要。傳統意義上的硬件設計越來越傾向于與系統設計和軟件設計結合。硬件描述語言為適應新的情況，迅速發展，出現了很多新的硬件描述語言，像Superlog、SystemC、cynlib c++等等。究交選擇哪種語言進行設計，整個業界正在進行激烈的討論。因此，完全有必要在這方面作一些比較研究，為EDA設計做一些有意義的工作，也為發展我們未來的芯片設計技術打好基礎。

1、目前HDL發展狀況

目前，硬件描述語言可謂是百花齊放，有VHDL、Superlog、Verilog、SystemC、Cynlib C++、C Level等等。雖然各種語言各有所長，但業界對到底使用哪一種語言進行設計，卻莫衷一是，難有定論。

而比較一致的意見是，HDL和C/C++語言在設計流程中實現級和系統級都具有各自的用武之地。問題出現在系統級和實現級相連接的地方：什么時候將使用中的一種語言停下來，而開始使用另外一種語言?或者干脆就直接使用一種語言?現在看來得出結論仍為時過早。

在2001年舉行的國際HDL會議上，與會者就使用何種設計語言展開了生動、激烈的辯論。各方人士各持己見：為Verilog辯護者認為，開發一種新的設計語言是一種浪費；為SystemC辯護者認為，系統級芯片SoC快速增長的復雜性需要新的設計方法；C語言的贊揚者認為，Verilog是硬件設計的匯編語言，而編程的標準很快就會是高級語言，Cynlib c++是最佳的選擇，它速度快、代碼精簡；Supedog的捍衛者認為，Superlog是Verilog的擴展，可以在整個設計流程中僅提供一種語言和一個仿真器，與現有的方法兼容，是一種進化，而不是一場革命。

當然，以上所有的討論都沒有提及模擬設計。如果想設計帶有模擬電路的芯片，硬件描述語言必須有模擬擴展部分，像Verilog HDL－A，既要求能夠描述門級開關級，又要求具有描述物理特性的能力。

2、幾種代表性的HDL語言

2．1 VHDL

早在1980年，因為美國軍事工業需要描述電子系統的方法，美國國防部開始進行VHDL的開發。1987年。由IEEE(In，stitute of Electrical and Electro－nics Engineers)將VHDL制定為標準。參考手冊為IEEE VHDL語言參考手冊標準草案1076/8版，于1987年批準，稱為IEEE 1076－1987。應當注意，起初VHDL只是作為系統規范的一個標滯，而不足為設計而制定的。第二個版本是在1993年制定的，稱為VHDL－93，增加了一些新的命令和屬性。

雖然有“VHDL是一個4億美元的錯誤”這樣的說法。但VHDL畢竟是1995年以前唯一制訂為標準的硬件描述語言，這是它不爭的事實和優勢；但同時它確實比較麻煩，而且其綜合庫至今也沒有標準化，不具有晶體管開關級的描述能力和模擬設計的描述能力。目前的看法是，對于特大型的系統級數字電路設計，VHDL是較為合適的。

實質上，在底層的VHDL設計環境是由Verilog HDL描述的器件庫支持的，因此，它們之間的互操作性十分重要。目前，Verilog和VDHL的兩個國際組織OVI、Ⅵ正在籌劃這一工作，準備成立專門的工作組來協調VHDL和Verilog HDL語言的互操作性。OVI也支持不需要翻譯，由VHDL到Verilog的自由表達。

2．2 Verilog HDL

Venlog HDL是在1983年，由GDA(GateWay Design Au－tomation)公司的Phil Moorby首創的。Phil Moorby后來成為Verilog－XL的主要設計者和Cadence公司的第一合伙人。在1984“1985年，Phil Moorby設計出了第一個名為Venlog－XL的仿真器；1986年，他對Verilog HDL的發展義作出了另一個巨大的貢獻：提出了用于快速門級仿真的XL算法。

隨著Verilog－XL算法的成功，Verilog HDL語言得到迅速發展。1989年，Cadence公司收購了GDA公司，Verilog HDL語言成為Cadence公司的私有財產。1990年，Cadence公司決定公開Verilog HDL語言，于是成立了OVI(Open Verilog InternaUonal)組織，負責促進Verilog HDL語言的發展。基于Verilog HDL的優越性，IEEE于1995年制定了Verilog HDL的IEEE標準，即Verilog HDL 1364－1995；2001年了Verilog HDL 1364－2001標準。在這個標準中，加入了Verilog HDL－A標準，使Verilog有了模擬設計描述的能力。

2．3 Superlog

開發一種新的硬件設計語言，總是有些冒險，而且未必能夠利用原來對硬件開發的經驗。能不能在原有硬件描述語言的基礎上，結合高級語言c、c++甚至Java等語言的特點，進行擴展，達到一種新的系統級設計語言標準呢?

Superlog就是在這樣的背景下研制開發的系統級硬件描述語言。Verilog語言的首創者Phil Moorby和Peter Flake等硬什描述語言專家，在一家叫Co－Design Automation的EDA公司進行合作，開始對Verilog進行擴展研究。1999年，Co－Design公司了SUPERLOGTM系統設計語言，同時了兩個開發工具：SYSTEMSIMTM和SYSTEMEXTM。一個用于系統級開發，一個用于高級驗證。2001年，Co－Design公司向電子產業標準化組織Accellera了SUPERLOG擴展綜合子集ESS，這樣它就可以在今天Verilog語言的RTL級綜合子集的基礎上，提供更多級別的硬件綜合抽象級，為各種系統級的EDA軟件工具所利用，

至今為止。已超過15家芯片設計公司用Superlog來進行芯片設計和硬件開發。Superlog是一種具有良好前景的系統級硬件描述語言。但是不久前，由于整個IT產業的滑坡，EDA公司進行大的整合，Co－Design公司被Synopsys公司兼并，形勢又變得撲朔迷離。

2．4 SystemC

隨著半導體技術的迅猛發展，SoC已經成為當今集成電路設計的發展方向。在系統芯片的各個設計中，像系統定義、軟硬件劃分、設計實現等，集成電路設計界一直在考慮如何滿足SoC的設計要求，一直在尋找一種能同時實現較高層次的軟件和硬件描述的系統級設計語言。

systemC正是在這種情況下，由Synopsys公司和CoWare公司積極響應目前各方對系統級設計語言的需求而合作開發的。1999年9月27日，40多家世界著名的EDA公司、lP公司、半導體公司和嵌入式軟件公司宣布成立“開放式SystemC聯盟”。著名公司Cadence也于2001年加入了systemC聯盟。SystemC從1999年9月聯盟建立初期的0.9版本開始更新，從1.0版到1.1版，一直到2001年10月推出了最新的2，0版。

3、各種HDL語言的體系結構和設計方法

3．1 SystemC

實際使用中，systemc由一組描述類庫和一個包含仿真核的庫組成。在用戶的描述程序中，必須包括相應的類庫，可以通過通常的ANSI c++編譯器編譯該程序。SystemC提供了軟件、硬件和系統模塊。用戶可以在不同的層次上自由選擇。建立自己的系統模型，進行仿真、優化、驗證、綜合等等。

3．2 Supeflog

Superlog集合了Verilog的簡潔、c語言的強大、功能驗證和系統級結構設計等特征，是一種高速的硬件描述語言。

①Verilog 95和Verilog 2K。Superlog是Verilog HDL的超集，支持最新的Verilog 2K的硬件模型。

②c和c++語言。Superlog提供c語言的結構、類型、指針，同時具有C++面對對象的特性。

③Superlog擴展綜合子集ESS。ESS提供一種新的硬件描述的綜合抽象級。

④強大的驗證功能。自動測試基準，如隨機數據產生、功能覆蓋、各種專有檢查等。

Superlog的系統級硬件開發工具主要有Co－Design Au－mmation公司的SYSTEMSIMTM和SYSTEMEXTM，同時可以結合具它的EDA工具進行開發。

3．3 Verilog和VHDL

這兩種語言是傳統硬件描述語言，有很多的書籍和資料叫以查閱參考，這里不多介紹。

4、目前可取可行的策略和方式

按傳統方法，我們將硬件抽象級的模型類型分為以下五種：

(1)系統級(system)－用語言提供的高級結構實現算法運行的模型：

(2)算法級(aIgorithm)－用語言提供的高級結構實現算法運行的模型：

(3)RTL級(Register Transfer Level)－描述數據在寄存器之間流動和如何處理、控制這些數據流動的模型。

(4)門級(gate－level)－描述邏輯門以及邏輯門之間的連接模型。

(5)開關級(swish－level)－描述器件中三極管和存儲節點以及它們之間連接的模型。

根據目前芯片設計的發展趨勢。驗證級和綜合抽象級也有可能成為一種標準級別。因為它們適合于IP核復用和系統級仿真綜合優化的需要，而軟件(嵌入式、固件式)也越來越成為一個和系統密切相關的抽象級別。

目前，對于一個系統芯片設計項目，可以采用的方案包括以下幾種：

①最傳統的辦法是，在系統級采用VHDL，在軟件級采用c語言，在實現級采用Verilog。目前，VHDL與Verilog的互操作性已經逐步走向標準化，但軟件與硬件的協凋設計還是一個很具挑戰性的工作。因為軟件越來越成為SOC設計的關鍵。該力案的特點是：風險小，集成難度大，與原有方法完全兼容，有現成的開發工具：但工具集成由開發者自行負責完成。

②系統級及軟件級采用Superlog，硬件級和實現級均采用Verilog HDL描述，這樣和原有的硬件設計可以兼容。只要重新采購兩個Superlog開發工具SYSTEMSIMTM和SYSTEMEXTM即可。該方案特點是風險較小，易于集成，與原硬件設計兼容性好。有集成開發環境。

③系統級和軟件級采用SystemC，硬件級采用SystemC與常規的Verilog HDL互相轉換，與原來的軟件編譯環境完全兼容。開發者只需要一組描述類庫和一個包含仿真核的庫，就可以在通常的ANSI c++編譯器環境下開發；但硬件描述與原有方法完全不兼容。該方案特點是風險較大，與原軟件開發兼容性好，硬件開發有風險。

5、未來發展和技術方向

微電子設計工業的設計線寬已經從0.251um向0.18um變遷，而且正在向0.13um和90nm的目標努力邁進。到0.13um這個目標后，90％的信號延遲將由線路互連所產生：為了設計工作頻率近2GHz的高性能電路，就必須解決感應、電遷移和襯底噪聲問題(同時還有設計復雜度問題)。

未來幾年的設計中所面臨的挑戰有哪些?標準組織怎樣去面對?當設計線寬降到0.13um，甚至更小尉，將會出現四個主要的趨勢：設計再利用；設計驗證(包括硬件和軟什)；互連問題將決定剝時間、電源及噪聲要求；系統級芯片設計要求。

滿足來來設計者需要的設計環境將是多家供應商提供解決方案的模式，因為涉及的問題面太廣且太復雜，沒有哪個公司或實體可以獨立解決。實際上，人們完全有理由認為，對下一代設計問題解決方案的貢獻，基礎研究活動與獨立產業的作用將同等重要。

以后EDA界將在以下三個方面開展工作。

①互用性標準。所有解決方案的基礎，是設計工具開發過程的組件一互用性標準。我們知道。EDA工業采用的是工業上所需要的標準。而不管標準是誰制定的。但是，當今市場的迅速發展正在將優勢轉向那些提供標準時能做到快速適應和技術領先的組織。處于領先的公司正在有目的地向這方面投資，那些沒有參加開發這些標準的公司則必須獨自承擔風險。

第9篇：集成電路設計論文范文

關鍵詞: RSA;模乘運算;模冪運算;可重構設計

中圖分類號:TP339 文獻標識碼:A

Reconfigurable Design and Implementation of RSA Algorithm

WU Bin-shan,WANG Yun-feng,LIU Zhi-chao,LIU Tian-xiang

(Department of Electronic Engineering,Xiamen University,Xiamen 361005,China)

Abstract: In this paper, the implementation and reconfigurable feature of RSA cryptographic algorithm are analyzed. On the basis of the Reconfigurable design of the Modular Multiplication and Modular Exponentiation, we propose the reconfigurable RSA hardware architecture, which is able to fit 256bit, 512bit, 1024bit, 2048bit four applications of different key length. The RSA reconfigurable design and testing were carried out to achieve results, which show that in the worst case, 2048bit RSA get the data throughput achieved 46 kb/s when work in the 200MHz clock. It is able to meet the high-performance information security systems RSA encryption algorithm on the speed requirement.

Keywords: RSA; Modular Multiplication; Modular Exponentiation; Reconfigurable Design

1引言

隨著計算機網絡的普及與發展,信息安全問題顯得格外重要。以RSA密碼算法[1]為代表的公鑰密碼體制[2]在保證數據的機密性、完整性以及簽名和認可等方面的突出優點己經使其成為當今網絡安全中最重要的解決方法,相應的密碼芯片在網絡中得到了廣泛的應用。

目前,大多數密碼芯片是實現一種固定密碼算法的專用芯片,不能滿足用戶們的不同層次的安全性能和預留密碼算法升級空間的要求。因此,近年來國內外許多機構和個人都致力于可重構密碼芯片設計的研究[3~6]。可重構密碼芯片是采用可重構體系結構設計而成的用于對數據進行加/解密處理的集成電路芯片。其內部邏輯電路可以根據不同密碼算法的需求重新組織,構成不同的電路結構,實現不同的功能,從而能夠靈活、快速地實現多種不同密碼算法[3]。

本文在設計RSA算法實現時,綜合考慮密鑰長度、安全性、性能、面積等因素,在對模冪和模乘運算模塊進行了可重構設計的基礎上,提出了一種可重構RSA算法結構,在增加很少邏輯單元的情況下,使其能夠適配256bit,512bit,1024bit和2048bit四種密鑰長度的RSA算法應用,滿足不同層次安全性的信息系統的需要。FPGA的原型實現和驗證結果表明,該設計能夠滿足高性能信息安全系統對于公鑰密碼加密速度的要求,可以作為可重用IP,用于信息安全SoC設計。

2RSA算法

RSA密碼算法的明文空間M與密文空間C相等,為Zn(表示mod n所組成的整數空間,取值范圍為0~n-1)。

RSA算法描述如下[1]:

(1)選擇兩個互異的大素數p和q(保密),計算n=p?q(公開),φ(n)=(p-1)?(q-1)(保密),選擇一個隨機數e(0

(2)已知:明文M

計算密文:C=Me mod n

(3)已知:密文C和私鑰KR={d,n}。

計算明文:M=Cd mod n

3RSA算法實現與可重構分析

大數模冪運算是RSA公鑰密碼算法的核心運算,實現時可以利用模運算的基本性質:[(a mod N)×(b mod N)mod N]=(a×b)mod N, 把模冪運算的中間結果對n取模,從而限制了中間結果的大小,實現更加容易。

3.1 模冪運算算法

本文模冪采用是左到右二進制位掃描算法。首先應該把指數e或者d表示成如下二進制形式:

e=[e■,e■,...e■]■=■e■2■=e■+e■2+...+e■2■

然后從e或者d的最高位掃描到最低位。

輸入:m,e,N

輸出:c =me mod N

{ c =1;

for i =n-1 to 0 do

{ c =(c?c)mod N;

If (ei =1)c =(m?c)mod N ;

}

return C;

}

由于算法同一次循環運算中的兩次模乘運算數據相關,所以必須順序處理,不能并行運算;但硬件實現時只需一個模乘運算單元,實現面積小。

3.2模乘運算算法

模乘模塊是左到右二進制位掃描模冪算法的主要運算單元,本文選擇基于2的Montgomery算法[7-8]實現模乘運算。

基于2的Montgomery算法如下:

記S=Monprod(A,B,N)。其中:A=Σ■■ A■?2i,B=Σ■■ B■?2i,N=Σ■■ N■?2i,Ai ,Bi ,Ni∈{1,0},AK+1,AK+2=0

輸入:A,B,N

輸出:S=Monprod(A,B,N)=(A?B?2-(K+2))mod N

{S =0 ;

for j =0 to K+2 do

{ if (S0=1) then S =S +N;

S =(S /2)+Aj ?B;

}

return S;

}

該算法主要由2個大數的加法組成。為了保證計算結果S小于N,該算法的循環要執行K+3次[9],因此輸出的結果是(A?B?2-(K+2))mod N。

本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文

3.3 由Montgomery算法構造的從左到右二進制掃描位掃描法

由于Montgomery算法的結果并不是(A×B)modN,而是(A?B?2-(K+3))mod N。所以必須對從左到右二進制位掃描法進行修改,首先,必須先進行一次預處理步驟,分別計算C =Monprod(1,R,N)和M2=Monprod(M,R,N),其中R為與N相關的常數,R =22(n +3)mod N。其次,算法結束后再進行一次后處理步驟,計算C =Monprod(1,C,N),這樣就可以消除模乘運算結果中多余的參數。具體算法如下:

輸入:M,e,N,R

輸出:C =Me mod N

{

M 2=Monprod(M,R,N)

C =Monprod(1,R,N)

for i=n-1to 0 do

{

C =Monprod(C,C,N);

If (ei=1) C =Monprod(C,M 2,N) ;

}

C =Monprod(1,C,N)

return C;

}

3.4 可重構性分析

可重構設計以軟件編程的方式快速靈活的實現不同硬件電路,克服了軟件和硬件實現各自的不足,可以比軟件實現有著更好的性能,同時比硬件實現更具有靈活性。可重構模塊包含許多可由外部編程控制的計算單元,這些單元由一些可配置連線資源連接著,可以通過對連線資源的改變來形成需要的不同電路。

通過對模冪和模乘運算算法分析可知,不同密鑰長度的RSA算法的主要部件大數加法運算模塊是可重用部件,而差別主要是在模冪運算的循環次數n、ei的起始位ex和模乘算法的循環次數(K+3)。因此可以以大數加法運算模塊為重構元素進行可重構設計,設置n、K+3和ex為可控節點,通過輸入信號對可控節點進行可編程控制。例如:當密鑰長度為1024的時候,選擇n為1024、 ex為e[1023]、K+3為1027; 而當密鑰長度為2048的時候,選擇n為2048、ex為e[2047]、K+3為2051。

4RSA算法可重構設計

基于模冪、模乘模塊的可重構性,本文提出了一種可以根據密鑰長度的不同進行可重構的RSA算法實現結構,結構框圖如圖1所示,分為模乘模塊(包括模乘控制器和模乘運算單元)、模冪模塊、存儲模塊三個部分。

圖1中各個信號的定義如表1所示。

4.1 模乘模塊

模乘模塊包括模乘運算單元和模乘控制單元。實現模乘的主要運算是大數的加法。可重構RSA算法的最長密鑰長度是2048bit,所以模乘運算模塊為2048位。由于2048位的加法是循環進行的,使用進位保留加法器CSA(carry saved adder)是很好的解決方案[10]。CSA將加法結果的和數和進位分別用S和C表示,即進位用C保留下來,作為下一次加法的進位輸入。一個一位全加器中,輸入 A、B是被加數,輸入C是上次加法保留的進位。一個k位的CSA是由k個1位全加器并行組成的,如圖2所示。

第i位的結果Si和Ci +1同輸入之間的關系為:

Si =Ai ?茌Bi ?茌Ci ;

Ci+1=Ai Bi +Ai Ci +Bi Ci 。

CSA加法器的特點是不會隨著位數的增加而產生冗長的進位鏈,這樣既能提高速度,又簡化了硬件結構。

由CSA構造的模乘運算單元如圖3所示。用兩個CSA加法器來實現模乘運算中的兩次加法。

在模乘算法循環結束后需要將兩個2048bit的數相加得到結果。使用一個32位的CPA(carry propagation adder)將2048bit位的加法分成64個時鐘周期完成,CPA的運算結果就是模乘運算的最終結果。CPA加法器的結構如圖4所示。

模乘控制單元主要由計數器來實現,不同密鑰長度的RSA算法的模乘循環次數不一樣,完成一次循環需要一個運算周期,所以計數器的初始載入值也不一樣。可重構RSA算法實現由外部輸入信號keysize對初始載入值的選擇進行控制。初始載入值為密鑰長度加上67(3次增加的循環次數和64個CPA加法周期)。例如,當keysize為“00”時,初始載入值為323;當keysize為“01”時,初始載入值為579。每完成一次循環,計數器減一。當計數器為零的時候,表示模乘運算完成。

4.2 模冪模塊

模冪模塊主要功能是控制模乘模塊的循環運算。對模冪模塊的可重構設計主要包括對模乘運算循環次數和密鑰的控制。由Montgomery構造的從左到右二進制掃描位掃描法硬件結構圖如圖5所示。

每個輸入都有經過相應位數的寄存器。第一次模乘運算(預運算M 2=Monprod(M ,R ,N))結束后,結果存在M-reg中,以備下次使用。第二次模乘運算(預運算 C =Monprod(1 ,R ,N)))結束后,結果存在rrmodn-reg中。接下來每次循環模乘運算的結果都存入rrmodn-reg中。后處理結束后,rrmodn-reg中就是模冪運算的結果。

e_reg用來存儲密鑰。當load有效時,將外部密鑰載入e_reg中。當shift_en有效時,e_reg開始由低位向高位進行位移。具體結構圖如圖6所示。

e_reg的輸出有4位,分別為e_reg的第256、512、1024、2048位,這四位輸入一個四選一選擇器,由key_seze來選擇哪位做為輸出。

模冪運算控制模塊主要是由計數器來實現。不同密鑰長度的RSA算法的模冪循環次數不一樣,所以計數器的初始載入值也不一樣。初始值為密鑰長度加上3(2次預處理和1次后處理模乘運算)。每執行完一次模乘運算,計數器就減一,e_reg也進行一次移位,當計數器的值為零時,就表示所有模乘運算都完成,rrmodn-reg中就是模冪運算的結果了。

對于n位的輸入,這種設計要對輸入密鑰進行n次掃描,每次掃描需要做一次或者兩次模乘,同時,在掃描之前要進行預處理,需要做兩次模乘,掃描之后要進行后處理,需要做一次模乘,每做一次模乘需要n+3+64個時鐘周期。所以,在最壞情況下,加密需要(2n+3)*(n+3+64)個時鐘周期,當n為2048時,需要8.67M個時鐘周期。

5性能分析

兩種設計方法可以實現采用固定密鑰長度的RSA算法結構所設計的電路同時適配256bit、512bit、1024bit、2048bit四種不同密鑰長度的應用。第一種方法是電路包含256bit、512bit、1024bit、2048bit四種不同密鑰長度的固定密鑰長度RSA密碼算法結構;第二種方法是采用2048bit的固定密鑰長度RSA算法結構。前一種方法浪費資源,后一種方法處理數據速度慢。

論文采用FPGA對可重構RSA算法結構進行了原型實現與驗證,與采用類似結構實現的固定密鑰RSA算法所占資源、最高時鐘頻率如表2所示。

采用第一種設計方法所占資源為四種固定密鑰長度RSA結構之和,即邏輯單元為43308,存儲單元為48348;而可重構RSA使用了22897個邏輯單元和24807比特存儲單元,節約了47%的邏輯單元和48%的存儲單元。

本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文

采用可重構RSA與采用第二種設計方法(即使用2048bit固定密鑰長度)分別應用于256bit、512bit、1024bit、2048bit密鑰長度系統時的數據吞吐量如表3所示,當應用于256bit、512bit、1024bit密鑰長度應用時,采用可重構RSA結構性能更優。

6小結

本文提出并實現了一種使用較少硬件資源的能夠適配256bit,512bit,1024bit和2048bit四種密鑰長度的可重構RSA算法結構,適配不同密鑰長度RSA算法應用,能夠更好的滿足不同層次安全性的信息系統的需要。

參考文獻

[1] Rivest R , Shamir A , Adleman L. A method for obtaining digital signature and public-key crypto- systems [J].Communications of the ACM, 1978, 21(2):120-126.

[2] Diffie W, Hellman M E. New directions in crypto- graph [J]. IEEE Transactions on Information Theory , 1976 , 6 (22) :644-654.

[3] 曲英杰. 可重構密碼協處理器的組成與結構.[J] 計算機工程與應用, 2003;23:32-34

[4] R Reed Taylor. A high-performance flexible architecture for cryptography [A]. Seth Copen Goldstein Proceeding of the Workshop on Cryptographic Hardware and Embedded Systems [C]. London: Springer-Verlag Press, 1999. 231 - 245.

[5] Rainer Bcuchy. A programmable crypto processor architecture for high-bandwidth applications [D]. Germany: Technische University Mü nchen, 2002.

[6] T W Arnold, L P Van Doorn. The IBM PC IXCC: A new cryptographic coprocessor for the IBM Server [J]. I BM Journal of Research and Development, 2004, 48 (3) : 475 -487.

[7] A.Mazzeo, L.Romano, G. P. Saggese FPGA-based Implementation of a serial RSA processor. [C]. Design,Automation and Test in Europe Conference and Exhibition,2003 : 582-587.

[8] Montgomery P L. Modular multiplication without trial division [J].Mathematics of computation, 1985, 44(170): 519- 521

[9] 王超,沈海斌,孟慶.RSA密碼算法的硬件實現.[J] 計算機工程與應用,2004.14:127~128,147

[10] T-W Kwon , et al . Two implementation methods of a 1024 bit RSA cryptoprocesor based on modified Montgomery algorithm[A] . Proceed-ings of the 2001 IEEE International Symposium on Circuits and Systems (ISCAS 2001) [C].New York: IEEE press,2001,4 :650-653.

作者簡介

伍彬山,廈門大學電子工程系在讀碩士研究生,研究方向:集成電路設計與應用;

王云峰,講師,廈門大學電子工程系碩士研究生導師;

劉智超,廈門大學電子工程系在讀碩士研究生,研究方向:集成電路設計與應用;